深圳萤美电子科技有限公司
库存导航 收藏本站
  • 产品搜索：

您的位置：首页 > 企业新闻 > MT48LC4M32B2P-6G

MT48LC4M32B2P-6G

型号 品牌 批号 数量 封装 备注
MT48LC4M32B2P-6G MICRON 07+ 4700 TSOP
PC100的功能特点••完全同步;对系统时钟的上升沿注册•内部的所有信号流水线操作，列地址是可以改变的，隐藏的行访问/预充电•可编程的突发长度每个时钟周期•内部银行：1，2，4， 8，或整页•自动预充电，包括并行自动预充电，自动刷新和自刷新模式模式••64ms，4096周期刷新（15.6μs/row）•的LVTTL兼容的输入和输出•为0.3V单电源+3.3 V ±电源•支持CAS延迟为1，2和3。
概述
在128Mb的SDRAM是一个高速CMOS，动态
随机存取记忆体含有134217728位。
它在内部配置为四与银行的DRAM
同步接口（所有信号都在注册
上升沿的时钟信号，时钟）。每个
33,554,432位银行组织为4096行256
列32位。
阅读和写访问的SDRAM的突发
导向;访问开始在选定的位置和浓度，
tinue一处地点亲编程号码，
CKSEL必须编程序列。访问开始与registra -
tion一个活跃的命令，然后接着
一读或写命令。地址位寄存器
tered重合与Active命令使用
选择银行和行进行访问（BA0用于，BA1上
选择银行时，A0 -答11选择行）。该地址
位注册重合与读或写的COM
公尺，是用来选择起始列位置
对突发的访问。
SDRAM的可编程只读或提供
1，二写突发长度，4个或8个地点，或完整
页，终止与爆裂的选择。自动预充电
功能可能被启用，以提供一个自定时行
预充电是在突发本身年底发起的
序列。
在128Mb的SDRAM采用内部管线氩
chitecture实现高速运行。这氩
chitecture与预取为2n规则兼容
架构，但它也使地址栏
改变在每个时钟周期，以实现一个高
速度快，完全随机访问。预充一家银行
在访问其他三家银行之一将隐藏
预充电周期，并提供无缝的，高
速度，随机存取操作。
在128Mb的SDRAM是设计运行在3.3V，
低功耗存储系统。自动刷新模式
提供，再加上省电，掉电
模式。所有输入和输出的LVTTL兼容。
SDRAM芯片提供重大进展，在DRAM歌剧院，
ating性能，包括同步的能力，
在与高数据速率nously自动突发数据
列地址生成的能力，交织
在内部银行隐藏预充电时间和
的能力，随意改变列地址
在每个时钟周期的突发式访问。
上一篇：MAX202EESE+T