您的位置:首页 > 企业新闻 > PC16552DV

PC16552DV

型号 品牌 批号 数量 封装 备注
PC16552DV NS 98+ 5930 PLCC
一般描述
该PC16552D是PC16550D通用双版本
异步接收器/发送器(UART)。两个串行
渠道是完全独立的,除了共同的
CPU接口和晶振输入。上电时两个通道
在功能上是相同的16450 *.每个通道都可以
操作上发射和接收芯片的FIFO(先进先出
模式),以减轻CPU的软件开销过大。
在FIFO模式中每个通道16字节的缓冲能力
(加3每字节的错误数据位,在RCVR先进先出)的数据
在发射器和接收器。所有的FIFO控制
逻辑芯片上,以尽量减少系统开销,最大化
系统的效率。
为DMA传输信号是通过两个引脚,每
通道(TXRDY的和能RXRDY)。在能RXRDY功能的MUL -
tiplexed在一个与输出2引脚和BAUDOUT函数
系统蒸发散。 CPU可以选择这些功能通过一个新的
寄存器(备用功能寄存器)。
每个通道执行串行到并行数据转换
字符收到从外围设备或调制解调器,
和并行到串行的数据字符转换重
ceived从CPU。 CPU可以阅读完整的
每个状态随时通道。状态信息重新
移植包括转让歌剧类型和条件,
系统蒸发散正在执行的杜阿特,以及任何错误
条件(奇偶校验,溢出,帧,或打破中断)。
杜阿特包括一个可编程的波特率属,
Tor的每个通道。每一个有能力的分频
输入由1除数为(216买1),制作一个16 ?
时钟驱动内部发射机逻辑。拨备
还包括使用这16个C时钟来驱动接收器
逻辑。该杜阿特拥有完整的调制解调器控制能力,
与处理器中断系统。中断可以亲
CKSEL必须编程为用户的要求,最大限度地减少对COM -
把需要处理的通信链路。
是捏造的杜阿特采用美国国家半导体公司
先进M2CMOSTM。
特点
?双独立的UART
?能够运行所有现有的16450和PC16550D
软件
?复位后,所有寄存器都相同,16450章,
ister集
? 84纳秒读取和写周期时间
在FIFO模式发射机和接收机Y是每
16字节的FIFO缓冲,以减少数量
提交到CPU中断
?持有及16450移位寄存器模式消除
为CPU之间的精确同步的需要
和串行数据
?增加或删除标准异步通信
位(开始,停止和奇偶校验)或从串行数据
?独立控制发送,接收,线路状态,
中断和数据集
?可编程的波特率发生器的输入时钟分
by1to(216买1)和16个C时钟产生
?调制解调器控制功能(CTS的,转运站,路由,DTR,国际扶轮,
和DCD)
?完全可编程的串行接口特性:
D 5 - ,6 - ,7 - 或8位字符
D偶,奇或无奇偶校验位的产生和检测
D第1 - 1(/ 2 - ,或2停止位代
D波特率产生(DC到150万波特)16 C时钟
?错误起始位检测
?完整的状态报告功能
?三STATEé TTL驱动的数据和控制总线
Y线中断的产生和检测
?内部诊断功能:
D环回控制通信链路故障
隔离
D中断,奇偶,溢出,成帧误差仿真
?全部中断优先级的系统控制
*也可以重新设置为16450模式下的软件控制。
2注:这部分专利。
上一篇:AD8361ARM
下一篇:TDA8007BHL/C3